Предыдущая Следующая

' Для получения дополнительной информации рекомендуется обратиться к стандарту «ШЕЕ Standard 1149.1 - 1990 Standard Test Access Port and Boundary Scan Architecture*. (Прим. авт.)

использовать порт JTAG для того, чтобы передавать и получать данные, не затрагивая нормальный процесс выполнения программы. Данные отладочного канала связи и регистров управления отображены на адресное пространство встроенной 1СЕ-логики.

22.2. Описание выводов ICE

Выводы микроконтроллера, используемые встроенной ICE-логикой, перечислены в Табл. 22.1.

Таблица 22.1. Выводы микроконтроллера, используемые встроенной ICE-логикой

Название вывода

Тип вывода

Описание

TMS

Вход

Выбор тестового режима. Сигнал на выводе TMS выбирает следующее состояние в конечном автомате ТАР

ТСК

Вход

Тестовая синхронизация. Этот сигнал позволяет сдвигать (защелкивать в сдвиговом регистре) входные данные на входах TMS и TDI. Сигнал представляет собой тактовые импульсы, по фронту которых защелкивается сигнал TMS. Сигнал ТСК также определяет внутреннее состояние устройства

TDI

Вход

Тестовый вход данных. Это вход последовательных данных для сдвигового регистра

TDO

Выход

Тестовый выход данных. Это выход последовательный данных из сдвигового регистра. Данные выводятся из микроконтроллера по спаду сигнала ТСК

nTRST

Вход

Тестовый сброс. Вывод nTRST может использоваться, чтобы произвести сброс тестовых логических схем, входящих в состав встроенной 1СЕ-логики

RTCK

Выход

Возвращаемая тестовая синхронизация. Дополнительный сигнал, который добавлен к порту JTAG. Требуется для проектов, основанных на процессорном ядре ARM7TDMI-S. Система Multi-ICE (Система разработки программ ARM) использует этот сигнал для обслуживания синхронизации в случае, если частота синхронизации изменяется. Для получения более подробной информации об этом, рекомендуется обратиться к «Multi-ICE System Design considerations Application Note 72 (ARM DAI 0072А)»

22.2.1. Состояние мультиплексированных выводов JTAG при сбросе

В микроконтроллерах LPC2000 линии порта JTAG мультиплексированы на выводах с линиями Р1.31...26. Для их подготовки к работе в качестве линий порта отладки, следует подключить резистор смещения сопротивлением 4.7 кОм между выводами Vss и P1.26/RTCK. К остальным линиям резисторы смещения подключать не нужно, а следует сконфигурировать их как выводы порта GPIO. Необходимо также обеспечить, чтобы внешние цепи, подключенные к выводу P1.26/RTCK, в момент сброса находились в высокоимпенданс-ном состоянии или имели на выходе ВЫСОКИЙ логический уровень.

22.3. Описание регистров ICE

Встроенная ICE логика содержит 16 регистров, представленных в Табл. 22.2. Архитектура отладочных цепей и методика отладки ARM7TDMI-S подробно описаны в руководстве «ARM7TDMI-S (rev 4) Technical Reference Manual* (ARM DDI 0234A), электронная версия которого доступна на сайте www.arm.com.


Предыдущая Следующая






Warning: include(./news.php) [function.include]: failed to open stream: No such file or directory in /var/www/picprof/data/www/picprof.com/book/book4_234.html on line 210

Warning: include(./news.php) [function.include]: failed to open stream: No such file or directory in /var/www/picprof/data/www/picprof.com/book/book4_234.html on line 210

Warning: include() [function.include]: Failed opening './news.php' for inclusion (include_path='.:/usr/share/pear:/usr/share/php') in /var/www/picprof/data/www/picprof.com/book/book4_234.html on line 210